

MICRO-CONTROLLER

Was ist ein Micro-Controller ?

Controller = Steuerung

Ein Controller wird zur Steuerung eines physischen Prozesses eingesetzt.


Die Realisierung eines Controllers kann auf viele verschiedene Arten erfolgen, z.B. ein Schaltschrank mit Relais, ein analoger Regelkreis oder eine speziell aufgebaute digitale Logikschaltung.

Speicherprogrammierbare Steuerung (SPS)

Programmable Logic Controller (PLC)

Ein Micro-Controller ist eine Steuerungskomponente, deren Funktionen von einem Mikroprozessor kontrolliert werden.

Micro-Controller



Micro-Kontroller-Familien :

Zielanwendung	Spez. Komponenten	Nutzung
General Purpose	Timer, A/D, EEPROM, Input Capture/Output Compare serielle und synchr.Schnittstellen	logic replacement,
Automotive	EEPROM, CAN A/D, On-Chip Spannungs- stabilisator	Electric Seat Control Klima, Radio, Alarm, IR-Schlüssel Zündung, Air Bag, etc.
Computer	Monitorsteuerung (hor./vert. Sync), PWM	Tastatur-, Maus-, Monitorkontrolle
Consumer	Multitask Support, LCD-Treiber	Waschmaschinen, CD-Spieler, Handy Fernsteuerung
Industrial	EEPROM, A/D, Timer, PWM, CAN	SPS, Motor-Kontrolle, Thermostat
Telecommunications	EEPROM, DTMF-receiver +generator A/D, D/A, Tongenerator	Digitale Übertragung, Handy-Kontrolle
TV + Video	EEPROM, On-Screen-Display-Supp. LCD- und andere Anzeigetreiber	Videorecorder-Kontrolle, Bildschirm-Menues

PIN-Count, Preis, Störuneempfindlichkeit, Anpaßbarkeit


**32-Bit Prozessoren Markanteile 1998
(Computer Zeitung 16/99)**

Motorola 68K/Coldfire	34,1%
Mips	20,5%
ARM	19,6%
Hitachi Super-H	10,6%
Intel/AMD/... X86	5,0%
Intel i960	3,7%
IBM/Motorola PPC	2,0%
AMD 29K	0,7%
Sonstige	0,9%

Micro-Controller Markanteile 1999

([wysiwig://66/http://internet.about.com/cs/micrcontrollers](http://www.wysiwig.com/66/http://internet.about.com/cs/micrcontrollers))

	Umsatz 10⁹ \$	Anteil %	Wachst.98-99 %
Motorola	2.54	18.0	25,1
Texas Instruments	2.47	17,5	35,0
Hitachi	1.28	9,1	- 3,8
Lucent	1.16	8,2	18,4
NEC	1.16	8,2	12,6
Mitsubishi	1.00	7,0	25,0
Intel	0,86	6,1	8,9
Philips	0,51	3,6	- 7,3




Blockschaltbild: MC 68376


- IMB:** Inter Module Bus
- CTM:** Config. Timer Module
- QSM:** Queued Serial Module
- TPU:** Time Processing Module
- QADC:** Queued ADC
- EBI:** Extended Bus Interface
- TouCAN:** CAN-Bus 2.0
- MRM:** Masked ROM Module

1. PORT A PINS INCORPORATE OPEN DRAIN PULL DOWN DRIVERS


Power PC 823 embedded controller



Beispiel für einen PDA




Infinion CR167




Infineon CR167

Wie ist das interne RAM organisiert ?

Speicherorganisation



Blockdiagramm der CPU C166/167



(Context Switch 100ns)

Interner RAM Bereich und Bereich für die Special Functional Registers (SFRs)

Internes RAM wird genutzt:

- **für System Stack**
- **für allgemeine Register (mehrere Bänke)**
- **für den PEC (Peripheral Event Controller)**
- **als RAM**

SFRs:

kontrollieren die gesamten on-chip Spezialfunktionen wie:


- **Ein-Ausgabe,**
- **A/D-Wandler,**
- **Kommunikation (CAN)**
- **Timer**

Interruptverarbeitung


- **Reaktion auf externe Ereignisse**
- **Reaktion auf interne Funktionseinheiten, z.B.**
 - **ADC**
 - **Timer**
 - **Kommunikationseinheiten**

**Ziele: Nebenläufige Bearbeitung verschiedener Vorgänge
Minimale Beanspruchung der CPU**

Abarbeitung eines Interrupts



Vektorisierte Unterbrechungsbearbeitung



Interrupt und Trap Funktionen im C167

Normale Interrupt-Verarbeitung

- Interrupts von on-chip Komponenten

Interrupt Verarbeitung über den PEC (Peripheral Event Controller)

- Minimale Interferenz mit der CPU (nur 1 Befehlszyklus)
- Kein Abspeichern des CPU-Status notwendig

Trap - Funktionen


- Software Traps
- Hardware Traps ausgelöst durch Befehlsausführung (z.B. illegal Opcode, Overflow, etc.)

Externe Interrupts

- Capture Input / Compare Output Leitungen
- Timer Input
- Fast External Interrupts (werden alle 50 ns gesampled, normal 400 ns bei einer 20 MHz Taktrate)

IVT
Interrupt Vector Table

512 Byte
128 x 4-Byte Einträge



Bei Interrupt werden ein Befehl (4 Byte) oder 2 Befehle (2 Byte) ausgeführt. Normalerweise wird ein JMP zur Behandlungsroutine ausgeführt.

Interrupt Classes

* ILVL: Interrupt Level Vector List

** GLVL: Group Level Vector List


ILVL* (priority)	GLVL**				Interpretation
	3	2	1	0	
15					PEC Service on up to 8 channels
14					
13					
12	x	x	x	x	Interrupt Class 1
11	x				5 sources on 2 levels
10					
9					
8	x	x	x	x	Interrupt Class 2
7	x	x	x	x	9 sources on 3 levels
6	x				
5	x	x	x	x	Interrupt Class 3
4	x				5 sources on 2 levels
3					
2					
1					
0					no service

PEC: Peripheral Event Controller

- **Schnelle Alternative zur normalen Interruptverarbeitung**
- **Erlaubt den Transfer eines einzelnen Datums mit minimaler CPU-Belastung**
 - CPU-Aktivität wird nur für einen einzigen Zyklus unterbrochen
 - kein interner Zustand muß gerettet werden
 - Prioritätsebenen 14 oder 15.

Datentransfer mit PEC

PEC-Cntrl.-Reg



Feld:

INC

kontrolliert die SRC und DST
PEC-Pointer
00: keine Modifikation
01: Incrementiere DSTx um 1 oder 2 (Byte oder Wort)
10: Incrementiere SRCx um 1 oder 2 (Byte oder Wort)
11: Reserviert


BWT:

0: Transferiere Wort
1: Transferiere Byte


Count:

Anzahl der zu transferierenden
Bytes bzw. Worte


PEC-Cntrl.-Reg





PEC-Pointer




Quelladreßbereich



Zieladreßbereich





Steuerung des PEC- Datentransfers



PEC-Anwendungsbeispiel: asynchrone Kommunikation

- jeweils 8 Byte-Pakete sollen empfangen werden.



Ports, die Schnittstelle zur Peripherie





Figure 1-4. MC68HC908AS60A (64-Pin QFP)

C 167 Pins



MCP04410

Infineon C 167 I/O-Ports

111 I/O-Leitungen organisiert in:

- 1 16-Bit I/O-Port (Port 2)**
- 2 2x8-Bit I/O-Ports (Port 0 (P0H, P0L), Port 1 (P1H, P1L))**
- 4 8-Bit I/O-Ports (Port 4, 6, 7, 8)**
- 1 15-Bit I/O-Port (Port 3)**
- 1 16-Bit Input Port (Port 5, Analoge Eingänge)**

Ports können meist in einer Vielzahl von Modi sehr flexibel den Anforderungen angepaßt werden.

Bedeutung für Port-Pins für Port 0:

- **General Purpose I/O-Pins**
- **8-Bit Datenbus**
- **16-Bit Adreßbus**
- **8-Bit Daten-/16-Bit Adreßbus (multiplexed mode)**
- **16-Bit Daten-/16-Bit Adreßbus (multiplexed mode)**

Spezialfunktionen der übrigen Ports (Alternate Functions) :

Port 1: Capture & Compare

Port 2: Fast External Interrupt Inputs

Port 3: Timer Input & Output, Serial synch. & async. Communication Channels

Port 4: CAN TxD & RxD

Port 5: Analog In

Port 6: Chip Select Lines for Memory Extensions

Port 7: PWM Channels, Capture & Compare

Port 8: Capture & Compare


Alternate Function →

a.)

b.)

c.)

d.)



general
purpose
I/O

non-mux
Bus
(8 Bit)

non-mux
Bus
(16 Bit)

mux
Bus
(8 Bit)

mux
Bus
(16 Bit)

Beispiel für die Schaltung eines Port Pins

