Betriebssysteme WS 2010/2011



Jörg Kaiser IVS – EOS


Otto-von-Guericke-Universität Magdeburg

Wozu braucht man eine Speicherverwaltung? Welche Eigenschaften sollte ein Speicher haben?

- unendlich groß,
- unendlich schnell,
- unendlich billig,
- nichtflüchtig,
- kein Effekt durch konkurrierende Zugriffe,
- Schutz vor fehlerhaften Zugriffen.

Die Speicherverwaltung hat die Approximierung dieser Eigenschaften zum Ziel!

Die Kosten-Leistungs-Perspektive



Register wird explizit vom Programmierer/Compiler **Scratchpad** kontrolliert Hardware-Kontrolle Cache **RAM RAM Abstraktion ROM** flüchtig Disk unter Kontrolle des **Betriebssystems DVD-ROM Dateiabstraktion CD-ROM** persistent **Tape**

Themen für die Speicherverwaltung:

- **☆** Relokation
- ★ gemeinsame Nutzung
- **∠** Zugriffsschutz

resultiert aus dem Zugriff durch mehrere Prozesse/Programme

★ Transparenter Zugriff über eine Hierarchie von physischen Speichern hinweg

logische Organisation physische Organisation



Multiprogramming mit Speicherpartitionen

Statische Partitionierung:

wird heute in einigen eingebetteten Systeme benutzt, z.B. Palmtops, PDAs, etc.

user program BS im RAM BS in ROM


user program

Geräte Treiber im ROM user program BS im ROM ← OxFFF...

Eigensch.:	Größe der Speicherblocks	Zeitpunkt der Allokation	
	feste Größe variable Größe	off-line (statisch) zur Laufzeit (dynamisch)	


0x00...

Multiprogramming mit Speicherpartitionen




Verwaltung fester Partitionen

mehrere Warteschlangen



eine Warteschlange



Speicherverwaltung mit Partitionen

Relokation und Zugriffsschutz

Relokation:

Probleme: Programme müssen in beliebigen Speicherbereichen funktionieren.

Mechanismen: 1. Statisches Binden von Speicheradressen zur Compilierungszeit 🔀

2. Relokation beim Einlagern in den Hauptspeicher → loader/linker

3. Relokation zur Laufzeit → benötigt positionsunabhängigen Code

→ setzt Unterstützung durch die Rechnerarchitektur voraus.

Zugriffsschutz:

Probleme: Beliebige Referenzen auf Bereiche ausserhalb der Partition.

Mechanismen: 1. Speicherblöcke fester Länge, die mit einem 4-bit

Protection-Code gekennzeichnet sind (tagged memory).


Der p-code wird bei jedem Zugriff mit dem entsprechenden Feld des

Programm-Status-Worts (PSW) verglichen (IBM 360)


2. Base und Bound Register (CDC 6600)




Relokation




Relokation




Ein-/Auslagern: Jedes Prozessabbild wird vollständig vom Speicher auf die Platte geschoben und umgekehrt, mit seinen Code-, Daten- and Stackbereichen.





Problem: Wo sind freie Blöcke und welche Größe haben sie?





Bitmap-darstellung:


1110011 1110011 10......


1 = allozierter Block 0 = Loch

Darstellung durch verkettete Liste:









Das Buddy-System

initial 1M block	1 M			
request 100 k	128 k 128 k 256 k	512 k		
request 240 k	128 k 128 k 256 k	512 k		
request 60 k	128 k 64 k 256 k	512 k		
request 250k	128 k 64 k 256 k	256 k 256 k		
release	128 k 64 k 256 k	256 k 256 k		
release	128 k <mark>64 k</mark> 64 k 256 k	256 k 256 k		
request 75 k	128 k 64 k 256 k	256 k 256 k		
release	128 k 128 k 256 k	256 k 256 k		
release	512 k	256 k 256 k		
release	1 M			



Multiprogramming mit Speicherpartitionen

- Es wird der physische Speicher verwaltet.
- Prozessen sind Speicherpartitionen zugeteilt
- Speicherpartitionen können fest oder variabel sein
- Verwaltung der Partitionen kann durch eine Warteschlange oder durch mehrere Warteschlangen, die Partitionsgrößen zugeordnet sind, verwaltet werden

Diskussion:

Bisher wurde betrachtet::

- 1. Verwaltung des realen, physischen Speichers.
- 2. Der Adressraum ist dem Realspeicher angepasst.
- 3. Ein- und Auslagern von Speicherblocks wird explizit durch das BS vorgenommen.
- 4. Die Größe der Einheiten wird durch den Programmierer festgelegt.

Probleme:

- Programme (oder Datensätze) können größer sein als der Realspeicher.
- Zugriffsschutz, wenn mehrere Prozesse in einem Adreßraum ablaufen.

Diskussion:

Adressraum eines Prozessors:

32 Bit = 4.294.967.296

64 Bit = 18.446.821.383.201.879.616 ~ 2 x 10**19




Idee:

Betrachten des Realspeichers als ein Fenster in einen viel größeren Speicher. Trennung von logischem und realem Adressraum.

Wünschenswerte Ziele:

- 1. Transparenter Mechanismus für das Ein-Auslagern von Speicherblocks.
- 2. Logischer Adreßraum ist sehr viel größer als der Adressraum des Realspeichers.
- 3. Transparenter Mechanismus zur Relokation.
- 4. Besserer Zugriffsschutz durch Trennung logischer Adreßräume.



virtueller Speicher

The Computer Journal

Vol. 4, Issue 3, October 1961

virtual memory also described in:

John Fotheringham:
Dynamic Storage Allocation
in the ATLAS Including
Automatic Use of Backing
Store


Communications of the ACM, Volume 4, Issue 10 (October 1961)

The Manchester University Atlas Operating System Part I: Internal Organization

By T. Kilburn, D. J. Howarth, R. B. Payne and F. H. Sumner


Introduction

Atlas* is the name given to a comprehensive computer system designed by a joint team of Ferranti Ltd. and Manchester University engineers. The computer system comprises the central computer, fixed store, core store, magnetic drum store, magnetic tapes, and a large quantity and variety of peripheral equipments for input and output. The Manchester University Atlas has 32 blocks of core store each of 512 forty-eight bit words. There is also a magnetic drum store, and transfers between core and drum stores are performed automatically, giving an effective one-level store* of over two hundred blocks. The average time for an instruction is between 1 and 2 microseconds. The peripheral equipments available on the Manchester University Atlas include







virtual memory




"segmentierter" virtueller Speicher







Segmentierter Speicher - Adreßumsetzung




Segmentdeskriptor des Pentium







Probleme des segmentierten virtuellen Speichers






Seitenorientierter virtueller Speicher



Idee:


Seiten fester Größe werden auf Kacheln (Seitenrahmen: frames) fester Größe im Hauptspeicher abgebildet.



virtueller Adreßraum

Adreßumsetzung mit Seiten

Wintersemester 10/11



Größe der Seitentabellen

32-Bit Adreßraum: 4G Adressen Seitentabellengröße @ 4k: 1M Einträge

64-Bit Adreßraum: 4G·4G Adressen Seitentabellengröße @ 4k: 1M·4G Einträge

1. Seitengröße erhöhen: z.B. UltraSPARC II unterstützt 8k, 64k, 512k and 4M Seiten

Grund: weniger Seiten

Problem: interne Fragmentierung

2. Seitentabellen ein-und auslagern: mehrstufige Seitentabelle

Grund: a.)Virtueller Teil Speicher ist billig, b.) es wird aktuell immer nur ein kleiner

der Seiten benötigt (→ working set)

Problem: eine zusätzliche Indirektionsstufe


3. Flexible Zuordnung von Tabelleneinträgen: Invertierte Seitentabellen

Verfahren: Tabelleneinträge werden Seiterahmen fest zugeordnet

Grund: Der reale Adreßraum ist klein im Vergleich zum virtuellen.


Problem: viel mehr Seiten als Seitenrahmen → keine eindeutige Abbildung

mehstufige hierarchische Seitentabellen



invertierte Seitentabelle

PPC, AS/400



Seitengröße

für n Segmente mit p bytes ist die interne Fragmentierung: n·p/2

Zielkonflikte:

Seitengröße:	large	small
interne Fragmentierung (n·p/2):		
Seitentabellengröße+Management Ovh.		•
Ladezeit von der Platte		

Übliche Seitengrößen liegen zwischen 512 Bytes und 64KB. Heute werden Seitengrößen von 4KB oder 8KB benutzt.

invertiert oder nicht invertiert?

Pro invertiert:

Seitentabelle ist proportional zur Größe des Realspeichers:

z.B. für 1 G @ 8k Seiten: 128k Einträge unabhängig von Größe d. virt. A-Raums

Con invertiert:

- Hashing muss bei jedem Speicherzugriff durchgeführt werden.
- Verkettung kann zu mehrfachen Zugriff führen.
- benötigt komplexe Ersetzungs-und Verwaltungsstrategien.

ABER:

- Hierarchische Seitentabellen benötigen ebenfalls mehrfachen Zugriff.
- wenn sekundäre Seitentabellen ausgelagert sind: mehrfacher Plattenzugriff.




Hardwareunterstützung wird in allen Fällen benötigt!

Die MMU: Speicherverwaltungseinheit

Adreßübersetzung benötigt mehrere Ebenen der Indirektion



benötigt Hardwareunterstützung zur Beschleunigung.







Diskussion: Segmente gegen Seiten

	Transparenz für Progr.	Anzahl d. Adreß- räume	virt. Adr. raum > realer Speicher	variable Objektgr.	Frag- ment.	Verw. overhead	Hauptgrund für Einführung
Seitenor.		ein	•	**	intern	••	unendlich viel Speicher
Segmentor.		viele	••	••	extern	•	mehrere Adr. räume

Kombination von Segmenten und Seiten



Struktur eines Tabelleneintrags







Das Lokalitätsprinzip

Lokalitätsprinzip:

- 1. In einem beschränkten zeitlichen Fenster zeigen Programme eine geringe räumliche Streuung der Referenzen, sowohl für Instruktionen als auch für Datenzugriffe.
- 2. Aus dem Refenzierungsverhalten in der Vergangenheit kann man auf zukünftige Referenzierungen schließen.

Das Lokalitätsprinzip ist die Basis für jeglichen Caching-Mechanismus!

Verwaltung des virtuellen Speichers

Woher weiss man, wie viele Seiten benötigt werden?




einlagern von Seiten auf Anforderung

Was tun, wenn mehr Seiten benötigt werden als Seitenrahmen zur Verfügung stehen?




Seitenersetzungsmechanismen

Demand Paging



Demand Paging



Demand Paging: Diskussion

Normaler Zugriff, kein Seitenfehler: Zugriffszeit ~ 5 - 200 ns

Wie hoch ist die Zugriffszeit bei einem Seitenfehler?

p: Wahrscheinlichkeit für einen Seitenfehler

Annahmen ≺ Normale effektive Zugriffszeit: 100 ns

Laden einer Seite von der Platte: ~ 20 ms

Effektive Zugriffszeit für p=0,01:

$$(1-p) \cdot 100 + p \cdot 20.000.000 = 0.99 \cdot 100 + 0.01 \cdot 20.000.000 = 99 \cdot 200.000 \text{ ns} = 198 \ \mu\text{s}$$

Um im Bereich der normalen Zugriffszeit zum Realspeicher zu bleiben muss die Wahrscheinlichkeit eines Seitenfehlers in der Größenordnung von 0,000005 liegen!



1 Seite pro 200000 Zugriffe darf zu einem Seitenfehler führen!

Seitenersetzungsverfahren

Das Betriebssystem muss zukünftige


Anforderungen vorhersagen. Dazu kann es nur

die Analyse der Gegenwart und Vergangenheit ausnutzen.

- Wann wurde die Seite eingelagert?
- Wurde auf die Seite zugegriffen?
- Wurde die Seite modifiziert?
- Welche Prozesse sind zur Zeit aktiv?



Seiten-Deskriptor



frame number

C: Caching, R: Referenced, D: Dirty (modified), P: Present

Optimale Seitenersetzungsstrategien

ref. sequence		1	2	3	4	1	2	5	1	2	3	4	5
frame assignment	frame 1	1	1	1	1	1	1	1	1	1	3	4	4
•	frame 2		2	2	2	2	2	2	2	2	2	2	2
in phys. memory	frame 3			3	4	4	4	5	5	5	5	5	5
control state:	frame 1	4	3	2	1	3	2	1	8	8	8	8	8
distance to next	frame 2	8	4	3	2	1	3	2	1	8	8	8	8
reference	frame 3	∞	8	7	7	6	5	5	4	3	2	2	8

3 Kacheln

7 Seitenfehler

ref. sequence		1	2	3	4	1	2	5	1	2	3	4	5
	frame 1	1	1	1	1	1	1	1	1	1	1	4	4
frame assignment	frame 2		2	2	2	2	2	2	2	2	2	2	2
in phys. memory	frame 3			3	3	3	3	3	3	3	3	3	3
	frame 4				4	4	4	5	5	5	5	5	5
	frame 1	4	3	2	1	3	2	1	8	8	8	8	∞
control state:	frame 2	8	4	3	2	1	3	2	1	8	8	8	σ
distance to next	frame 3	8	8	7	6	5	4	3	2	1	8	8	∞
reference	frame 4	8	8	8	7	6	5	5	4	3	2	1	∞

4 Kacheln

6 Seitenfehler

P P P P - - P - - - P .

Not-recently-used → unterscheidet 4 Seitenklassen:

Problem

Klasse 0: R=0, D=0

Klasse 1: R=0, D=1 NRU ersetzt eine beliebige Seite aus

Klasse 2: R=1, D=0 der niedrigsten nichtleeren Klasse

Klasse 3: R=1, D=1

					011	OP			011	POP			
Ref. Folge		1	2	3	4	1	2	5	1	2	3	4	5
Kachelzuordnung	frame 1	1	1	1	1	1	1	5	1	1	3	3	5
im Realspeicher	frame 2		2	2	2	2	2	2	2	2	2	2	5
	frame 3			3	4	4	4	4	4	4	4	4	4
Marchaellatat	frame 1	2	3	3	3	3	2	2	2	0	2	2	2
Kontrollstatus:	frame 2	-	2	2	2	0	2	3	3	1	1	1	3
Seitenklasse	frame 3	-	-	2	2	0	2	3	3	1	თ	3	3

sween

PPPP

P P

sween

Ρ

8 page faults

FIFO: Ersetzt die Seite, die am längsten im Speicher ist.

Ref. Folge		1	2	3	4	1	2	5	1	2	3	4	5
	frame 1	1	1	1	4	4	4	5	5	5	5	5	5
im Realspeicher	frame 2		2	2	2	1	1	1	1	1	3	3	3
•	frame 3			3	3	3	2	2	2	2	2	4	4
Kontrollstatus:	frame 1	0	1	2	0	1	2	0	1	2	3	4	5
Alter der Seite	frame 2	-	0	1	2	0	1	2	3	4	0	1	2
Alter der Gelle	frame 3	-	-	0	1	2	0	1	2	3	4	0	1

9 Seitenfehler


FIFO: Ersetzt die Seite, die am längsten im Speicher ist.

Ref. Folge			ī	ı	1	1			T				
		1	2	3	4	1	2	5	1	2	3	4	5
Kachelzuordnung	frame 1	1	1	1	4	4	4	5	5	5	5	5	5
im Realspeicher	frame 2		2	2	2	1	1	1	1	1	3	3	3
	frame 3			3	3	3	2	2	2	2	2	4	4
Kontrollstatus:	frame 1	0	1	2	0	1	2	0	1	2	3	4	5
Alter der Seite	frame 2	-	0	1	2	0	1	2	3	4	0	1	2
Aiter der Geite	frame 3	-	-	0	1	2	0	1	2	3	4	0	1


9 Seitenfehler

Variation von FIFO: Der "Second Chance" Algorithmus

Die Seiten sind in einer Liste nach FIFO geordnet




Der "Second Chance" Algorithmus




Seiten sind nach FIFO geordnet


Implementierung von "second chance": Der "Clock" Algorithmus



Least-Recently-Used: Verdränge die Seite, die am längsten nicht referenziert wurde.



Problem: Least Recently Used ist schwer zu implementieren!



Der "Working Set" Algorithmus



Die Menge der Seiten, die von einem Prozess in einem bestimmten Zeitfenster benutzt werden, wird als Working Set (WS) bezeichnet.

Peter Denning: The Working Set Model for Program Behaviour, CACM, May 1968



Der WS Algorithmus

Seitendeskriptor

Verdrängungsalgorithmus:

- durchlaufe alle S.-Deskriptoren
- if R=1: set vt to cvt and set R=0;
- if R=0 ∧ (cvt vt) > t: verdränge die Seite;
- if R=0 ∧ (cvt vt) < t: keine Änderung;
- wenn keine Seite gefunden wird mit: R=0 ∧ (cvt - vt) < t then verdränge älteste Seite;
- wenn alle Seiten referenziert wurden verdränge beliebige Seite.

	Seitentabelle 	
\int		
	2083	1
	2003	1
	1981	1
	1620	0
	2014	1
	2020	1
	2032	1
	1160	0
	•••••	



R-Bit

virtual time: vt

Das Feld enthält die Zeit des letzten Zugriffs auf die Seite.

"virtual time" ist eine Prozesslokale Repräsentation der Zeit, die mit Prozessbeginn startet.

current virtual time: cvt

2204

t = 800

Der WS-Clock Algorithmus


R-Bit

current virtual time: cvt


2204

1620 0

2083 1



t= 1000





page replacement policies summary

Algorithmus	Eigenschft.	impl.	Kommentar
optimal	$\odot \odot \odot$	⊗ ⊗ ⊗	nur zum Vergleich, kann nicht realisiert werden
NRU:	•	.	einfach und einfach zu realisieren
FIFO	•	••	einfach; Problem: wichtige (alte) Seiten werden verdrängt
2nd chance:	•••	••	substantielle Verbesserung von FIFO
Clock:			intelligente Implementierung von 2nd Chance
LRU:	• • •	⊗ ⊗	exzellent, aber schwierig in der Implementierung
WS:	• • •	••	gut, Implementierungsprobleme
WSClock:	. .	.	gut + effizient

FIFO: Ersetzt die Seite, die am längsten im Speicher ist.

Dof Folgo													
Ref. Folge		1	2	3	4	1	2	5	1	2	3	4	5
Kachelzuordnung	frame 1	1	1	1	4	4	4	5	5	5	5	5	5
im Realspeicher	frame 2		2	2	2	1	1	1	1	1	3	3	3
	frame 3			3	3	3	2	2	2	2	2	4	4
Kontrollstatus:	frame 1	0	1	2	0	1	2	0	1	2	3	4	5
Alter der Seite	frame 2	-	0	1	2	0	1	2	3	4	0	1	2
Alter der Gelle	frame 3	-	-	0	1	2	0	1	2	3	4	0	1

9 Seitenfehler

FIFO: Belady's Anomalie


Ref. Folge		1	2	3	4	1	2	5	1	2	3	4	5
	frame 1	1	1	1	1	1	1	5	5	5	5	4	4
Kachelzuordnung	frame 2		2	2	2	2	2	2	1	1	1	1	5
im Realspeicher	frame 3			3	3	3	3	3	3	2	2	2	2
	frame 4				4	4	4	4	4	4	3	3	3
	frame 1	0	1	2	3	4	5	0	1	2	3	0	1
Kontrollstatus:	frame 2	-	0	1	2	3	4	5	0	1	2	3	0
Alter der Seite	frame 3	-	-	0	1	2	3	4	5	0	1	2	3
	frame 4	-	-	-	0	1	2	3	4	5	0	1	2

рррр _ _ ррррр <mark>10 Seitenfehler</mark>

Obwohl mehr Kacheln vorhanden sind, werden mehr Seitenfehler erzeugt!

Grundsätzliches Problem: FIFO berücksichtigt nicht die Nutzung einer Seite. Das gilt auch für 2nd Chance.

the class of stack algorithms



distance:= distance to TOS

important properties of stack algorithms: $M(m,r) \subseteq M(m+1,r)$



m: # of frames, r: distance index

analysis of the distance chain


distance string




distance values:	1	2	3	4	5	6	7	8	8
occurence:	4	3	3	3	2	1	0	0	8


the distance string depends:

- 1.) on the reference string
- 2.) on the page replacement strategy



2 examples







predicting page fault rate

distance string



 $\mathbf{C}_{1\,\dots}\,\mathbf{C}_{\infty}$

distance values:	1	2	3	4	5	6	7	8	8
occurence:	4	3	3	3	2	1	0	0	8

 $C_1 = 4$

 $C_2 = 3$

 $C_3 = 3$

 $C_4 = 3$

 $C_5 = 2$

 $C_6 = 1$

 $C_7 = 0$

 $C_8 = 0$

C_m = 8

page fault rate F for n pages and m frames

$$F_m = \sum_{k=m+1}^{n} C_k + C_{\infty}$$

$$F_1 = 20$$

 $F_8 = 8$

 $F_{m} = 8$

C₂ + ...+C_∞

 $F_2 = 17$ $C_3 + ... + C_{\infty}$

 $F_3 = 14$ $C_4 + ... + C_{\infty}$

 $F_4 = 11$ $C_5 + ... + C_{\infty}$

 $F_5 = 9$ $C_6 + ... + C_{\infty}$

 $F_6 = 8$ $C_7 + ... + C_{\infty}$


 $F_7 = 8$ $C_8 + ... + C_{\infty}$


design issues for paging

- local vs. global paging policies
- page size
- separating program and data pages
- sharing of pages
- release policies
- transparency issues and interface to the virtual memory

local paging policies

local policy: a fixed budget of frames is assigned to every process.





number of assigned frames



global paging policies



global policies are more flexible and have more potential to balance memory requests.



global policies do not work with all page replacement strategies, e.g. a global working set does not make sense.



OS must prevent monopolization of memory by one or a few processes.



Swapping processes to disk to reduce memory demand.

design issues for paging

- local vs. global paging policies
- page size
- separating program and data pages
- sharing of pages
- release policies
- transparency issues and interface to the virtual memory

page size

for n segments with p bytes, the internal fragmentation is: np/2

trade-offs:

page size:	large	small
internal fragmentation (n·p/2):		
page table size+management overhead		•
load time from disk		

Common page sizes are in the range between 512 Bytes and 64KB. Today, page sizes of 4KB or 8KB are most common.


design issues for paging

- local vs. global paging policies
- page size
- separating program and data pages
- sharing of pages
- release policies
- transparency issues and interface to the virtual memory

Examples

Unix "et al."

Example: Memory management in Unix et al.



- supports processor architectures which separate program (read-only text) and data.
- stack contains context variables which define the execution environment for the process.

Example: Memory management in Unix et al.

Paging system

Data structures in System V Realease 4 (SVR4):

Page table

Disk block-descriptor table

Frame data table

Swap-use-table

Page table entry:

frame number age copy on write DRV protect.

Disk block-descriptor:

swap device number dev. block number storage type

frame data table entry:

fr. status ref.cntr log. device block no. pointer


swap-use-table entry

ref.cntr page-ID. on dev.


• list of free pages
• hash queue

other frame table pointers


Beispiel: Organisation des HS in 4BSD



Memory management in Unix et al.




releasing pages: clock with two pointers





Examples

Windows 2000


Every process has its own virtual address space of 4 GB












Page replacement:

Basic algorithm: working set

parameter: min (20..50), max (45..345)

Balance set manager: checks for enough free pages.

Working set manager: checks the WS for replacable pgs.



working set manager replaces page



Zusammenfassung

Ziele: unendlich {groß, schnell, billig}, -->Zielkonflikte

Verwaltung des physischen Speicher:

Interne und externe Fragmentierung

Lokale und globale Listenverwaltung

Buddy System

Virtueller Speicher:

Segmentierung: + private Adreßräume, Schutz

- Segment muss in physischen Speicher passen

Seitenorientierung: + riesiger linearer Adreßraum

- Schutz, Problem der Seitentabellen

Speicherverwaltung:

Problem der sehr hohen Trefferrate, Lokalitätsprinzip

Seitenersetzungsstrategien und Vorhersage der phys. Speichergröße

Beispiele zur Speicherverwaltung in Unix und Windows

