

Vortrag in Grundlagen der Technischen Informatik

Jonas Marquardt


Kevin Plicket

Eric Fähse




Was geschieht in einer digitalen Schaltung bei der Rückkopplung eines Gatterausganges ?

rückgekoppeltes
UND-Gatter




A(t)	Y(t)	Y(t+Δt)
1	1	1
0	1	0
1	0	0
0	0	0

rückgekoppeltes
ODER-Gatter




A(t)	Y(t)	Y(t+Δt)
1	1	1
0	1	1
1	0	1
0	0	0

rückgekoppeltes
NOR-Gatter



A(t)	Y(t)	Y(t+Δt)
1	1	0
0	1	0
1	0	0
0	0	1


Realisierung mit NOR:




Wahrheitstabelle:

A(t)	B(t)	X(t+Δt)	Y(t+Δt)	X(t+2Δt)	Y(t+2Δt)
0	0	$\overline{Y(t)}$	$\overline{X(t)}$?	?
0	1	$\overline{Y(t)}$	0	1	0
1	0	0	$\overline{X(t)}$	0	1
1	1	0	0	0	0


RS Flip-Flop mit NAND




Symbol:



Einsatz eines RS-Flipflops: Speichern eines binären Wertes





Realisierung



Wahrheitstabelle für Q'

R	S	Clk	Q'
d	d	0	Q
0	0	1	Q
0	1	1	1
1	0	1	0
1	1	1	nicht erlaubt



Symbol



Master-Slave Flip-Flop

„Master“ übernimmt Eingangswerte bei Clk = 1
(„Slave“ ändert sich nicht)


„Slave“ übernimmt Werte vom „Master“ bei Clk = 0
(„Master“ ändert sich nicht)




schaltet (trigger) bei
positiver Signalfanke




Zeitverhalten des Master-Slave RS Flip-Flops:



Realisierung eines Schieberegisters mit Master-Slave Flip-Flops



Realisierung:




Beim D-Flip-Flop werden unzulässige Eingaben verhindert, indem an einem Eingang des RS-Flip-Flops D und am anderen \bar{D} eingegeben wird.


Wahrheitstabelle:

D	Clk	Q'
0	0	Q
0	1	0
1	0	Q
1	1	1

Symbol:




Positiv (steigende Flanke)




Flankengetriggertes D-Flip-Flop

Negativ (fallende Flanke)



Nutzung der ansonsten nicht erlaubten Eingangsbelegung 1,1 zum invertieren von Q („Toggle“)


getriggertem RS-Flipflop:




Wahrheitstabelle:

J	K	Q'
0	0	Q
0	1	0
1	0	1
1	1	\bar{Q}

Symbol bei positiver Flankentriggerung




Symbol bei negativer Flankentriggerung



T Flip-Flop

JK Flip-Flop mit fest verbundenen Eingangswerten.



Eingabe

nächster Zustand

Eingabe	nächster Zustand
T	
0	keine Änderung
1	invertiert


WAHRHEITSTABELLE

zeigt Zustand nach einem Takt

INVERTIERTE WAHRHEITSTABELLE

zeigt Eingaben, die nötig sind, um eine bestimmte Zustandsänderungen zu erzeugen

RS Flip-Flop




Wahrheitstabelle

S	R	$X(t+1)$
0	0	$X(t)$
0	1	0
1	0	1
1	1	nicht definiert

Invertierte Wahrheitstabelle

$X(t)$	$X(t+1)$	S	R
0	0	0	d
0	1	1	0
1	0	0	1
1	1	d	0

JK Flip-Flop




Wahrheitstabelle

J	K	$X(t+1)$
0	0	$X(t)$
0	1	0
1	0	1
1	1	$X'(t)$

Invertierte Wahrheitstabelle

$X(t)$	$X(t+1)$	J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0

T Flip-Flop




Wahrheitstabelle

T	$X(t+1)$
0	$X(t)$
1	$X'(t)$

Invertierte Wahrheitstabelle

$X(t)$	$X(t+1)$	T
0	0	0
0	1	1
1	0	1
1	1	0

D Flip-Flop



Wahrheitstabelle

D	$X(t+1)$
0	0
1	1

Invertierte Wahrheitstabelle

$X(t)$	$X(t+1)$	D
0	0	0
0	1	1
1	0	0
1	1	1



1. Wozu dienen Flip-Flops?
2. Baue ein Schaltnetz zum kopieren eines Registers A in ein Register B. (je 4 RS-Flip-Flops)
3. Worin besteht der Unterschied zwischen positiv und negativ getriggerten Flip-Flops?



1. Um die Funktionalitäten Speichern, Setzen und Löschen in einem Bauteil zu kombinieren.
2. Siehe Folie 18, Vorlesung 7.
3. Positiv getriggert: schaltet bei steigender Signalflanke
Negativ getriggert: schaltet bei fallender Signalflanke